華虹半導體有限公司（「華虹半導體」或「公司」，連同其附屬公司，統稱「集團」，股份代號：1347）今日宣布推出全新的0.2微米射頻SOI (絕緣體上硅)工藝設計工具包(Process Design Kit，PDK)。這標志著新的0.2微米射頻SOI工藝平臺已成功通過驗證，并正式投入供客戶設計開發使用。工藝設計工具包(PDK)的推出可協助客戶快速完成高質量射頻器件的設計與流片。

華虹半導體的0.2微米SOI工藝平臺是專為無線射頻前端開關應用優化的工藝解決方案。相比基于砷化鎵(GaAs)和藍寶石(SOS)襯底的射頻開關設計，SOI可以使客戶在獲得優秀性能和擴展能力的同時，大幅降低成本，迅速有效率地達成設計目標，提高產品競爭力。SOI工藝平臺提供的2.5V器件具有更低的開關插入損耗、更高的隔離度和更好的線性度。

華虹半導體的新方案是基于Cadence IC5141 EDA軟件的工藝設計工具包(PDK)，包括PSP SOI和BSIM SOI的射頻模型仿真平臺。此0.2微米射頻SOI工藝設計工具(PDK)可以方便設計人員針對射頻性能和芯片面積同時進行優化，設計并制造出高性能、低功耗無線射頻前端開關，從而減少設計反復，很大程度地縮短客戶將產品推向市場的時間。

華虹半導體執行副總裁孔蔚然博士表示：｢近年來，隨著移動互聯網和智能終端的蓬勃發展，射頻SOI芯片組在消費類電子產品中的應用越來越多。0.2微米射頻SOI技術是我們關注的又一重點，我們將積極推進其在國內市場的業務發展，幫助客戶搶占先機。射頻SOI工藝非常適合用來做智能手機、物聯網連接設備等射頻開關的設計。透過在我們的射頻技術組合中增加0.2微米射頻SOI工藝方案，我們可為客戶提供一套完整的高性能且具備成本效益的射頻解決方案，還包括射頻CMOS，鍺硅(SiGe) BiCMOS以及配備射頻 PDK的嵌入式閃存工藝平臺。｣