自問世以來，NAND閃存對ECC（糾錯碼）糾錯能力的要求越來越高。雖然這不是一個新問題，但是支持較新的多層單元（MLC）架構和每單元存儲三位數據（three-bit-per-cell）技術所需的ECC糾錯能力讓系統人員越來越難以應付。

　　過去，ECC一直被用于提高NAND閃存子系統的整體數據可靠性。但是，隨著NAND單元不斷縮小，每個浮柵內貯存的電子數量越來越少。因此，為彌補更小的存儲單元所產生的更高的位誤碼率，我們必須大幅提高ECC糾錯能力，以維持所需的系統可靠性。

　　隨著系統對ECC糾錯要求不斷提高，實現ECC邏輯所需的邏輯門數量也在增加，同時系統復雜性也隨之提高。例如，24位ECC需要大約200，000個邏輯門，而40位ECC則需要大約300，000個邏輯門。據估計，將來先進的ECC算法可能需要近100萬個邏輯門（如圖1所示）。

　　很多高性能閃存系統必須使用多通道NAND閃存才能實現理想的性能。在這些系統中，每個通道都有其自己的ECC邏輯。例如，一個10通道固態硬盤（SSD）需要實現10通道的ECC邏輯。假如10路通道中的每一路通道都需要60位ECC，那么僅ECC邏輯就需要300萬個邏輯門。

　　NAND閃存接口選擇

　　1.傳統NAND接口

　　傳統的NAND閃存接口是一種異步通信接口，雖然近幾年這種接口的速度已提高到50MHz，但是其它特性并沒有太大的變化。

　　幾年前，美光（Micron）與其它幾家富有遠見的公司共同成立了一家NAND閃存組織，旨在簡化業界存在的大量時序和指令標準。開放式NAND閃存接口（ONFI）聯盟發布了其第一版ONFI 1.0規范，與較初的規范相比，這個接口規范的較大特點是主處理器能夠通過電子方式識別所連接的閃存類型，以及其它重要的技術參數，如時序模式、頁面大小、塊大小、ECC要求等。該特性被所有的ONFI標準繼承下來，并且一直是所有ONFI標準的重要內容。

　　同步NAND接口的開發是ONFI聯盟取得的另一個重要成就，這一接口規范又稱為ONFI 2。目前，ONFI 2.2規范通過一個DDR源同步接口支持高達每秒20000萬次傳輸（200MT/s）。通電后該接口可用于異步通信模式。但是，對于更高的性能而言，當從異步模式轉換到同步通信模式時，主處理器會提前詢問閃存設備是否支持更高速的同步通信接口。

　　2.Direct NAND解決方案

　　該方案實現通過將NAND閃存芯片直接連接到主處理器或SSD控制器來管理NAND閃存。ECC算法交由硬件處理，而軟件通常執行所有的區塊管理和損耗均衡功能。初看起來該方案可能并不理想，但考慮到今天的嵌入式處理器典型運行速度達到數百兆赫茲，很多甚至超過千兆赫茲，這些高性能處理器能夠以更快的速度執行區塊管理，并利用確定性多線程技術來提高閃存性能。此外，由于主處理器直接管理閃存設備，主處理器軟件可以做出實時決定，這有助于避免因意外斷電而造成的風險。

　　如圖2所示，ONFI 2.2接口規范（200MT/s）較多可支持16個標準NAND閃存芯片，典型解決方案通常采用兩個8片NAND閃存封裝。標準8片100-BallBGA封裝含有兩條獨立的NAND總線（DQ［7:0］1和DQ［7:0］2），每條總線連接4片NAND閃存。閃存控制器通過兩個芯片使能信號控制每四片堆疊的裸片。典型設計是把兩條數據總線即DQ總線連接到一起，為每個封裝提供一條8位數據總線。較高配置由兩個內置8片裸片的100-Ball BGA封裝組成。為選定一個特定的NAND裸片，每個標準100-Ball BGA封裝需要提供四個芯片使能（CE#）控制。因此，為支持這種配置，主處理器或SSD控制器需要提供8個芯片使能信號。

　　3.ClearNAND解決方案

　　圖3顯示了兩個不同的系統實現：傳統的系統中主處理器或SSD控制器與NAND閃存直接相連；另一個系統則采用ClearNAND閃存芯片。兩種方案都采用相同的ONFI硬件接口和相似的100-Ball BGA封裝，不同之處是后者將一個薄型控制器與NAND閃存裸片整合在一個多芯片封裝（MCP）內。ClearNAND 控制器用于實現MCP封裝中NAND閃存所需的ECC算法。由于采用相同的ONFI異步或同步接口，設計人員可以輕松地從標準NAND閃存升級到 ClearNAND閃存。

　　美光公司的ClearNAND 閃存分為標準型和增強型兩個版本。標準型ClearNAND閃存主要用于消費電子設備，可實現所需的ECC功能，并提供便于閃存升級的傳統異步型ONFI總線。

　　增強型ClearNAND閃存能夠管理ECC算法，并提供多個對于企業應用頗具價值的關鍵功能。它還支持ONFI 2.2接口的異步和同步通信標準，可用存儲容量高達64GB。

　　通過改善ECC算法，兩款ClearNAND閃存都能夠實現下一代NAND閃存所需的ECC糾錯功能。這使得設計人員無需反復重新設計電路來支持制造商較新的NAND ECC要求。

　　自問世以來，NAND閃存對ECC（糾錯碼）糾錯能力的要求越來越高。雖然這不是一個新問題，但是支持較新的多層單元（MLC）架構和每單元存儲三位數據（three-bit-per-cell）技術所需的ECC糾錯能力讓系統人員越來越難以應付。

　　過去，ECC一直被用于提高NAND閃存子系統的整體數據可靠性。但是，隨著NAND單元不斷縮小，每個浮柵內貯存的電子數量越來越少。因此，為彌補更小的存儲單元所產生的更高的位誤碼率，我們必須大幅提高ECC糾錯能力，以維持所需的系統可靠性。

　　隨著系統對ECC糾錯要求不斷提高，實現ECC邏輯所需的邏輯門數量也在增加，同時系統復雜性也隨之提高。例如，24位ECC需要大約200，000個邏輯門，而40位ECC則需要大約300，000個邏輯門。據估計，將來先進的ECC算法可能需要近100萬個邏輯門（如圖1所示）。

　　很多高性能閃存系統必須使用多通道NAND閃存才能實現理想的性能。在這些系統中，每個通道都有其自己的ECC邏輯。例如，一個10通道固態硬盤（SSD）需要實現10通道的ECC邏輯。假如10路通道中的每一路通道都需要60位ECC，那么僅ECC邏輯就需要300萬個邏輯門。

　　NAND閃存接口選擇

　　1.傳統NAND接口

　　傳統的NAND閃存接口是一種異步通信接口，雖然近幾年這種接口的速度已提高到50MHz，但是其它特性并沒有太大的變化。

　　幾年前，美光（Micron）與其它幾家富有遠見的公司共同成立了一家NAND閃存組織，旨在簡化業界存在的大量時序和指令標準。開放式NAND閃存接口（ONFI）聯盟發布了其第一版ONFI 1.0規范，與較初的規范相比，這個接口規范的較大特點是主處理器能夠通過電子方式識別所連接的閃存類型，以及其它重要的技術參數，如時序模式、頁面大小、塊大小、ECC要求等。該特性被所有的ONFI標準繼承下來，并且一直是所有ONFI標準的重要內容。

　　同步NAND接口的開發是ONFI聯盟取得的另一個重要成就，這一接口規范又稱為ONFI 2。目前，ONFI 2.2規范通過一個DDR源同步接口支持高達每秒20000萬次傳輸（200MT/s）。通電后該接口可用于異步通信模式。但是，對于更高的性能而言，當從異步模式轉換到同步通信模式時，主處理器會提前詢問閃存設備是否支持更高速的同步通信接口。

　　2.Direct NAND解決方案

　　該方案實現通過將NAND閃存芯片直接連接到主處理器或SSD控制器來管理NAND閃存。ECC算法交由硬件處理，而軟件通常執行所有的區塊管理和損耗均衡功能。初看起來該方案可能并不理想，但考慮到今天的嵌入式處理器典型運行速度達到數百兆赫茲，很多甚至超過千兆赫茲，這些高性能處理器能夠以更快的速度執行區塊管理，并利用確定性多線程技術來提高閃存性能。此外，由于主處理器直接管理閃存設備，主處理器軟件可以做出實時決定，這有助于避免因意外斷電而造成的風險。

　　如圖2所示，ONFI 2.2接口規范（200MT/s）較多可支持16個標準NAND閃存芯片，典型解決方案通常采用兩個8片NAND閃存封裝。標準8片100-BallBGA封裝含有兩條獨立的NAND總線（DQ［7:0］1和DQ［7:0］2），每條總線連接4片NAND閃存。閃存控制器通過兩個芯片使能信號控制每四片堆疊的裸片。典型設計是把兩條數據總線即DQ總線連接到一起，為每個封裝提供一條8位數據總線。較高配置由兩個內置8片裸片的100-Ball BGA封裝組成。為選定一個特定的NAND裸片，每個標準100-Ball BGA封裝需要提供四個芯片使能（CE#）控制。因此，為支持這種配置，主處理器或SSD控制器需要提供8個芯片使能信號。

　　3.ClearNAND解決方案

　　圖3顯示了兩個不同的系統實現：傳統的系統中主處理器或SSD控制器與NAND閃存直接相連；另一個系統則采用ClearNAND閃存芯片。兩種方案都采用相同的ONFI硬件接口和相似的100-Ball BGA封裝，不同之處是后者將一個薄型控制器與NAND閃存裸片整合在一個多芯片封裝（MCP）內。ClearNAND 控制器用于實現MCP封裝中NAND閃存所需的ECC算法。由于采用相同的ONFI異步或同步接口，設計人員可以輕松地從標準NAND閃存升級到 ClearNAND閃存。

　　美光公司的ClearNAND 閃存分為標準型和增強型兩個版本。標準型ClearNAND閃存主要用于消費電子設備，可實現所需的ECC功能，并提供便于閃存升級的傳統異步型ONFI總線。

　　增強型ClearNAND閃存能夠管理ECC算法，并提供多個對于企業應用頗具價