引言

　　當(dāng)今的嵌入式系統(tǒng)開發(fā)人員面臨前所未有的挑戰(zhàn)，努力向市場推出較具競爭力的產(chǎn)品。

　　直到較近，實現(xiàn)的大部分系統(tǒng)還局限于需要大量軟件而且功耗非常高的多芯片系統(tǒng)或者昂貴的SoC ASIC.但是，越來越多的設(shè)計團(tuán)隊感到受市場壓力以及資源限制的影響，這些方法的吸引力越來越低。而對于基于ARM 的嵌入式系統(tǒng)，F(xiàn)PGA 技術(shù)、知識產(chǎn)權(quán)（IP） 以及設(shè)計工具的發(fā)展促進(jìn)了用戶可定制SoC FPGA 的誕生。這些器件不但克服了傳統(tǒng)方法的缺點，而且在嵌入式系統(tǒng)實現(xiàn)上非常獨特，具有明顯的優(yōu)勢。

　　應(yīng)用廣泛的ARM 處理器

　　僅僅幾年前，處理器市場還是四分五裂。PowerPC、RISC、MIPS、SPARC 以及很多其他平臺都在競爭市場主導(dǎo)地位。但是，隨著市場的成熟，而且越來越專業(yè)化，某些平臺在一些應(yīng)用領(lǐng)域中脫穎而出。特別是嵌入式系統(tǒng)應(yīng)用領(lǐng)域的ARM 處理器（ 圖1） 尤其如此。

圖1. 嵌入式系統(tǒng)應(yīng)用中流行的平臺

　　在發(fā)展迅速的嵌入式系統(tǒng)市場上應(yīng)用非常廣泛的ARM 處理器非常適合設(shè)計人員使用。

　　首先，發(fā)展非常成熟的軟件、開發(fā)工具和ARM 兼容器件輔助系統(tǒng)實現(xiàn)了能夠協(xié)同工作的解決方案工具箱。其次，受迅速發(fā)展的ARM 市場規(guī)模經(jīng)濟(jì)因素的影響，出現(xiàn)了更好、更先進(jìn)的系統(tǒng)實現(xiàn)選擇。

　　嵌入式系統(tǒng)設(shè)計挑戰(zhàn)

　　與以往相比，嵌入式系統(tǒng)開發(fā)人員必須建立高性價比系統(tǒng)。迅速擴(kuò)張的全球市場對設(shè)計人員的要求越來越高。但中國、印度和拉丁美洲等新興市場領(lǐng)域的機(jī)遇也越來越多，這些市場越來越重要，不容忽視。為滿足越來越高的用戶基本需求，需要支持各種標(biāo)準(zhǔn)和價格、性能以及特性的平臺。而且，競爭在全球展開，這對設(shè)計團(tuán)隊的壓力更大，要求在越來越小的市場窗口內(nèi)推出特性豐富的產(chǎn)品。

　　然而，對嵌入式產(chǎn)品的要求如此之高，設(shè)計團(tuán)隊卻在不斷減少。經(jīng)濟(jì)壓力迫使很多公司縮減規(guī)模，設(shè)計資源也由此受到影響。結(jié)果，開發(fā)團(tuán)隊的規(guī)模在縮減，而工作強(qiáng)度卻在增大。

　　對成本非常關(guān)注的基于ARM 的嵌入式系統(tǒng)設(shè)計人員越來越明顯的感受到這一壓力，清楚的認(rèn)識到傳統(tǒng)實現(xiàn)方法的缺點。多芯片解決方案實現(xiàn)起來相對容易一些，但是成本高，缺乏靈活性，性能/ 功耗指標(biāo)達(dá)不到目前應(yīng)用的需求。采用了軟核處理器的單芯片解決方案實現(xiàn)起來也相對容易一些，但是難以達(dá)到功耗和性能目標(biāo)。ASIC SoC 具有板上硬核ARM 內(nèi)核，功耗和性能表現(xiàn)非常出色，但是面市時間長，不靈活，對于大部分應(yīng)用而言成本過高。為提高競爭力，嵌入式系統(tǒng)開發(fā)人員需要一種能夠幫助他們開發(fā)獨具優(yōu)勢產(chǎn)品的解決方案，非常靈活，效率也非常高。

　　新一類SoC

　　在過去十年中，F(xiàn)PGA 內(nèi)置嵌入式處理器的應(yīng)用在穩(wěn)步增長（ 圖2）。由于Altera 在FPGA 技術(shù)上的進(jìn)步，出現(xiàn)了新一類SoC 器件，滿足了目前嵌入式系統(tǒng)應(yīng)用的多種功能需求。基于ARM 的SOC FPGA 在一個SoC 中結(jié)合了硬核ARM 處理器、存儲器控制器以及外設(shè)和可定制FPGA 架構(gòu)。這些SoC FPGA 解決了設(shè)計人員面臨的很多難題，突出了產(chǎn)品優(yōu)勢，價格和性能達(dá)到較優(yōu)，產(chǎn)品能夠及時面市，延長了產(chǎn)品使用壽命。

圖2.FPGA 中處理器的發(fā)展

　　SoC FPGA

　　基于ARM 的SoC FPGA （ 圖3 所示） 在單片F(xiàn)PGA 中緊密結(jié)合了經(jīng)過優(yōu)化的“硬核”處理器系統(tǒng)（HPS） 模塊。HPS 包括雙核ARM 處理器、多端口存儲器控制器以及多個外設(shè)單元，處理器性能達(dá)到4，000 DMIPS （DhrySTONes 2.1 基準(zhǔn)測試），功耗不到1.8 W.這些硬核IP 模塊提高了性能同時降低了功耗和成本，減少了對邏輯資源的占用，突出了產(chǎn)品優(yōu)勢。用戶可以定制片內(nèi)FPGA 架構(gòu)，開發(fā)專用邏輯。可編程功能支持采用新的或者修改后的通信標(biāo)準(zhǔn)和網(wǎng)絡(luò)協(xié)議，進(jìn)一步調(diào)整性能。

圖3. 處理器與FPGA 架構(gòu)緊密集成

　　與傳統(tǒng)的解決方案相比，SoC FPGA 在性能上有明顯的優(yōu)勢。硬核單元相對于軟核IP 進(jìn)行了很大的優(yōu)化，在所采用的工藝節(jié)點上，實現(xiàn)了較好的性能、較低的功耗以及較高的密度。FPGA 通常是新工藝節(jié)點較先推出的器件，因此，設(shè)計人員利用SoC FPGA 能夠使用較新較好的半導(dǎo)體技術(shù)。而且，與基于電路板的解決方案相比，片內(nèi)總線緊密連接各個單元，進(jìn)一步提高了性能和功效。從系統(tǒng)整體角度看，SoC FPGA 明顯減小了系統(tǒng)體積，降低了功耗和成本。

　　產(chǎn)品更迅速面市

　　通過現(xiàn)場可編程平臺，使用現(xiàn)成的器件開發(fā)定制基于ARM 的SoC FPGA，其開發(fā)時間和成本只是其他定制器件的一小部分。可靠的FPGA 設(shè)計工具、直觀的系統(tǒng)集成工具以及成熟的ARM 輔助系統(tǒng)相結(jié)合，加速了開發(fā)過程，降低了風(fēng)險。即使是第一次實現(xiàn)FPGA的設(shè)計人員，目前常用的工具支持接口格式和標(biāo)準(zhǔn)，因此，他們可以比較輕松的重新使用已有軟件、IP 和其他設(shè)計內(nèi)容。使用SoC FPGA 平臺，利用開發(fā)基礎(chǔ)支撐條件，開發(fā)人員能夠很快抓住嵌入式系統(tǒng)市場的機(jī)遇。

　　靈活性

　　在嵌入式系統(tǒng)市場上應(yīng)對競爭需要很高的靈活性。網(wǎng)絡(luò)和通信應(yīng)用必須適應(yīng)新的或者變化的標(biāo)準(zhǔn)。工業(yè)和醫(yī)療供應(yīng)商不一定需要大批量產(chǎn)品，但是對專業(yè)化產(chǎn)品有很大的需求。不考慮特殊應(yīng)用領(lǐng)域，嵌入式系統(tǒng)開發(fā)人員必須能夠靈活的應(yīng)對激烈的競爭，利用較新的技術(shù)，很快抓住新的市場機(jī)遇。

　　SoC FPGA 非常適合滿足嵌入式市場需求。基于ARM 的SoC FPGA 中的邏輯部分很容易應(yīng)對各種變動，適用性較強(qiáng)。在SoC FPGA 中，邏輯是現(xiàn)場可編程的，意味著很容易迅速修改，以突出產(chǎn)品優(yōu)勢，進(jìn)行更新或者重制某一產(chǎn)品型號。在有保證的情況下，即使設(shè)備在現(xiàn)場部署后，也可以進(jìn)行重新配置。

　　可更新和設(shè)計重用

　　設(shè)計重用是管理成本、縮短市場窗口、提高設(shè)計資源利用率的關(guān)鍵手段。能夠在多個器件和系列中調(diào)整并重新使用設(shè)計內(nèi)容，這種能力是無價的。當(dāng)把現(xiàn)有設(shè)計或者IP 模塊應(yīng)用到體積、功耗和性能需求都不同的器件上時，借助這種方法，設(shè)計人員不需要從頭開始重新進(jìn)行設(shè)計。由于越來越多的設(shè)計團(tuán)隊分散在世界各地，重新使用功能不但提升了效能，而且提供了共享和利用已有內(nèi)容的好方法。

　　SoC FPGA 體系結(jié)構(gòu)支持多個IP 內(nèi)核，靈活的適應(yīng)不同的器件系列。很多應(yīng)用都有不同的價格、性能、功耗和其他限制，采用可重用和可更新內(nèi)容很容易滿足這些需求。隨著工藝技術(shù)的進(jìn)步，采用這類FPGA 系列，通過在下一代產(chǎn)品中導(dǎo)入IP，能夠方便的移植到下一工藝節(jié)點。

　　長壽命產(chǎn)品

　　對于很多應(yīng)用而言，長壽命產(chǎn)品是要考慮的重要因素。產(chǎn)品生命周期，特別是醫(yī)療、工業(yè)和軍用器件，長達(dá)10 到15 年，甚至更長。但是，IC 供應(yīng)商的產(chǎn)品一般只供應(yīng)較短的時間。當(dāng)這類產(chǎn)品的產(chǎn)品生命周期超過其IC 組件時，設(shè)計人員會有很大的成本代價，花費(fèi)寶貴的設(shè)計資源進(jìn)行設(shè)計移植，或者重制。

　　為避免產(chǎn)品過時或者失效問題的不利影響，建議需要較長產(chǎn)品生命周期的嵌入式系統(tǒng)開發(fā)人員選擇經(jīng)過嚴(yán)格可靠性測試的實施方案，供應(yīng)商在預(yù)期的產(chǎn)品生命周期內(nèi)都能夠提供支持。由于其長壽命并且容易移植，工業(yè)、軍事、航空航天、汽車以及醫(yī)療應(yīng)用一直在采用FPGA.長壽命器件意味著很少在現(xiàn)場進(jìn)行產(chǎn)品維護(hù)，從而降低了維護(hù)成本，支持將設(shè)計資源應(yīng)用到新產(chǎn)品上。

　　Altera SoC FPGA

　　作為2011 年啟動的“嵌入式計劃”的一部分，ALTEra 為嵌入式系統(tǒng)市場提供28-nm基于ARM 的SoC FPGA.這些Altera 產(chǎn)品具有：

　　■ 先進(jìn)的硬核ARM 處理器、外設(shè)和高速互聯(lián)。

　　■ 片內(nèi)Altera FPGA 架構(gòu)、第二個存儲器控制器以及PCI Express  （PCIe  ） 接口。

　　■ 支持已有內(nèi)容和IP 集成的設(shè)計工具。

　　■ 采用或者不采用硅片，加速軟件開發(fā)的仿真環(huán)境。

　　硅片

　　在28-nm 工藝節(jié)點，Altera 使用了定制方法，在Arria ？ V 和Cyclone ？ V FPGA 系列中提供ARM 處理器，以滿足多種嵌入式應(yīng)用需求。在相同的TSMC 28-nm 低功耗（28LP）工藝上生產(chǎn)的兩種系列產(chǎn)品都能夠滿足嵌入式系統(tǒng)的系統(tǒng)低功耗和低成本需求。

　　Altera 的Cyclone V FPGA 系列非常適合對功耗和體積要求較高的應(yīng)用，而Arria VFPGA 系列在體系結(jié)構(gòu)上為滿足高性能嵌入式應(yīng)用而量身定制。

　　Altera ARM HPS （ 圖4） 在全功能HPS 中結(jié)合了雙核ARM Cortex ？ -A9 MPCore ？處理器、存儲器控制器以及外設(shè)IP.28-nm 工藝節(jié)點的高性能雙核ARM Cortex-A9 MPCore 處理器工作速率高達(dá)800 MHz.雙核配置實現(xiàn)了靈活的SoC FPGA 產(chǎn)品，其性能能夠進(jìn)一步滿足未來的需求。內(nèi)置NEON ？媒體處理引擎和雙精度浮點單元為多媒體和信號處理應(yīng)用提供了標(biāo)準(zhǔn)化加速功能。每個內(nèi)核32 個32-KB Level-1 高速緩存，在512-KB 共享Level-2 高速緩存的支持下，通過減小延時和存儲器訪問時間，有助于提升性能。

圖4. 基于ARM 的硬核處理器系統(tǒng)簡介

　　除了ARM 內(nèi)核本身，HPS 還包括SDRAM 控制器子系統(tǒng)、通用外設(shè)陣列，以及高速片內(nèi)互聯(lián)。外設(shè)組包括增強(qiáng)閃存控制器、MMC、DMA、USB 2.0、以太網(wǎng)、UART、SPI 和GPIO 接口。較后，Altera 獨特的片內(nèi)總線體系結(jié)構(gòu)通過高速互聯(lián)連接了HPS 和FPGA，總帶寬大于

登錄網(wǎng)站后可下載文件